

## **AVALIANDO MÉTODOS DE MAPEAMENTO TECNOLÓGICO PARA DISPOSITIVOS QCA**

**GONÇALVES, Stèphano Machado Moreira; COLVARA, Melissa Rabassa;  
DA ROSA JUNIOR, Leomar Soares; MARQUES, Felipe de Souza**

Universidade Federal de Pelotas  
CDTec – Computação  
GACI - Grupo de Arquiteturas e Circuitos Integrados  
{smmgoncalves, mdsrcolvara, leomarjr, felipem}@inf.ufpel.edu.br.

### **1 INTRODUÇÃO**

A concepção de circuitos VLSI é uma tarefa muito complexa e custosa, tendo em vista que consta no desenvolvimento de grandes circuitos otimizando seu desempenho e consumo de energia. Esta não é uma tarefa trivial e, devido a isso, os engenheiros precisam de ferramentas de apoio que automatizam e reduzem o tempo de produção. Um ciclo de projeto de circuito possui várias etapas. No entanto, o mapeamento tecnológico desempenha um papel importante no processo de síntese, definindo os fatores mais impactantes no desenvolvimento de um circuito, como área, consumo de energia, e atraso. O mapeamento tecnológico define quais células serão utilizadas na concepção do circuito. A qualidade do mapeamento está diretamente relacionada com a qualidade da biblioteca de células.

Atualmente, os projetistas de circuitos VLSI estão enfrentando outro problema: a tecnologia CMOS está chegando aos seus limites físicos. Portanto, é difícil para os engenheiros executarem otimizações no projeto do circuito. Recentes pesquisas apontam novas tecnologias para substituir a atual. A maioria delas são referentes à computação quântica. Uma destas alternativas é o QCA (*Quantum Cellular Automata*), que emerge como um forte candidato. O estado da arte em QCAs apresenta algumas estruturas para a construção de circuitos digitais. São elas: o inversor QCA, fio QCA e a porta majoritária. Apesar de tudo, não existe um método completo para executar o mapeamento tecnológico em projetos QCA. Este trabalho apresenta uma análise com foco no mapeamento tecnológico para projetos de circuitos QCA. Pretendemos identificar as principais necessidades de um fluxo de mapeamento para lidar com células dessa tecnologia. A fim de analisar o impacto do uso de bibliotecas diferentes, realizamos experimentos com quatro bibliotecas, utilizando o mapeamento da ferramenta ABC (MISHCHENKO, 2005).

Em geral, assim como a tecnologia CMOS, quanto mais ricas são as bibliotecas (em termos de número de funções booleanas), melhores são os resultados (em termos de área – proporcional ao número de dispositivos QCA). Uma vez que o número de funções booleanas aumenta exponencialmente de acordo com o número de variáveis de entrada, é necessário automatizar o processo de construção de uma biblioteca. A concepção da biblioteca não é discutida neste trabalho. Além disso, alguns resultados, entre as ferramentas de mapeamento atuais e o estado da arte na síntese QCA, mostram que os algoritmos atuais podem ser melhorados para se obter um mapeamento tecnológico QCA de melhor qualidade.

A seção 2 apresenta a metodologia utilizada no desenvolvimento desse trabalho. Na seção 3 os resultados obtidos são apresentados e discutidos. Por fim, a seção 4 apresenta as conclusões e possibilidades de trabalhos futuros.

## 2 METODOLOGIA (MATERIAL E MÉTODOS)

Atualmente, o principal objetivo da síntese QCA é conseguir o menor número de portas majoritárias e inversores necessários para implementar um dado circuito digital. A fim de analisar quão boa é a síntese alcançada pelos algoritmos de mapeamento tecnológico do estado da arte, considerando dispositivos QCA, foram rodados um conjunto de experimentos na ferramenta ABC. Nesses experimentos, um subconjunto dos *benchmarks* ISCAS foram utilizados.

Executamos o método de mapeamento para bibliotecas da ferramenta ABC com quatro bibliotecas para cada circuito. O mapeamento é implementado através do comando *map*. O comando *map* com a opção *-a* (indicando mapeamento orientado à área apenas) foi executado dez vezes para cada circuito (é um processo iterativo incremental). Cada circuito mapeado foi escrito em um arquivo EQN. Com isso, podemos identificar os custos relativos de cada circuito. O custo de um circuito é a soma dos custos de todas as portas majoritárias e inversores utilizados para implementar o circuito. Os custos três e cinco foram atribuídos às portas majoritárias e aos inversores, respectivamente. Esses custos são proporcionais à relação das áreas destas duas células QCA.

## 3 RESULTADOS E DISCUSSÃO

A Tab. 1 mostra uma comparação entre o mapeamento realizado na ABC e o mapeamento realizado por (KONG, 2010). A coluna "Básica" corresponde a uma biblioteca simples, composta por uma porta majoritária, um inversor, uma AND2 (devido à limitação da ABC - esta célula pode ser implementada através de uma porta majoritária) e as constantes zero e um. A terceira coluna corresponde a uma biblioteca expandida que contém as treze funções definidas em (ZANG, 2004). A quarta coluna refere-se a uma biblioteca de quarenta funções primitivas que podem ser implementadas por uma porta majoritária. Esta biblioteca é a mesma biblioteca utilizada nas experiências realizadas em (KONG, 2010). A quinta coluna mostra os resultados de uma biblioteca com todas as funções *p-class* de 3 entradas. A concepção desta biblioteca (GONÇALVES, 2012) é baseada no método de composição funcional, apresentado em (MARTINS, 2011). A última coluna corresponde aos resultados apresentados por (KONG, 2010). Os circuitos mapeados com a biblioteca Básica apresentam custos mais elevados. Isto é esperado uma vez que é uma biblioteca muito simples. Na maioria dos casos, as bibliotecas maiores tendem a ter os melhores resultados. No entanto, isso não acontece em todos os casos quando se comparam os circuitos mapeados com as bibliotecas propostas por (ZANG, 2004) e (KONG, 2010). A biblioteca proposto em (ZANG, 2004) tem células mais complexas que podem levar a uma redução de área em função da estrutura de circuito. Na maioria dos casos, a biblioteca *p-class-3* apresenta melhores resultados. Quando comparado com o método de (KONG, 2010), o método ABC apresenta melhores resultados em geral. Porém, em alguns casos, o método de Kong supera muito o método da ABC, mostrando que, mesmo em comparação com a ferramenta estado da arte, o método de (KONG, 2010) tem algumas metodologias que podem levar a resultados melhores. Como conclusão, podemos dizer que o método ABC não é bom o suficiente, podendo ser melhorado e otimizado para alcançar melhores soluções.

A Fig. 1 apresenta um gráfico que resume os resultados da Tab. 1. Ela mostra as somas dos custos de todos os circuitos para uma determinada biblioteca. Fica evidente que o mapeamento ABC é mais eficiente para o conjunto de circuitos em geral.

Tabela 1 – Comparação entre os mapeamentos da ABC e o método de Kong

Circuito	Método da ABC				Método de Kong
	Básica	(ZANG, 2004)	(KONG, 2010)	<i>P-Class-3</i>	
9symml	1306	844	630	624	256
alu2	2288	1496	1305	1223	1555
apex6	4230	3426	2168	2152	2776
cht	1054	464	474	474	405
cm150a	318	163	163	163	238
cm151a	201	101	91	91	119
cm152a	168	68	78	78	98
cm162a	214	161	159	157	193
cm163a	206	153	156	154	199
cm42a	121	121	71	71	84
cm82a	127	24	77	73	51
cm85a	214	177	144	144	78
cmb	216	184	158	146	104
cu	247	182	187	182	225
decod	110	110	110	110	114
frg1	691	500	386	386	620
i2	1730	1656	641	641	627
k2	5062	4720	3458	3456	4998
ldd	386	341	234	234	321
majority	48	33	18	18	18
mux	308	208	158	158	198
pcl	384	289	189	189	271
pcler8	469	364	234	234	315
pm1	204	170	160	156	185
term1	842	509	575	480	568
ttt2	938	573	571	546	695
unreg	871	426	386	386	417
vda	2316	2244	1574	1683	2810
x2	243	201	153	153	186
z4ml	229	36	154	150	57




Figura 1 – Custos totais dos mapeamentos apresentados na Tab. 1

## 4 CONCLUSÃO

Este trabalho apresentou uma comparação entre a ferramenta de síntese lógica ABC (MISHCHENKO, 2005) e o estado da arte em síntese QCA (KONG, 2010), mostrando que existe uma lacuna entre seus métodos de mapeamento tecnológico. Usando a biblioteca *p-class-3*, o mapeamento da ABC apresentou melhores resultados na maioria dos casos. No entanto, o método Kong (KONG, 2010) apresenta resultados muito bons em outros casos. Portanto, as técnicas de mapeamento atuais poderiam ser otimizadas para alcançar melhores resultados na tecnologia QCA. Além do método de mapeamento em si, a biblioteca QCA pode ser melhorada através do aumento do número de funções booleanas. Isto levaria a uma redução de área.

Como trabalhos futuros, pretendemos estender os experimentos de mapeamento utilizando outras bibliotecas, além de propor um novo algoritmo de mapeamento tecnológico para a tecnologia QCA.

## 5 REFERÊNCIAS

ZHANG, R., Walus, K., Wang, W., and Graham, A. J. "A method of majority logic reduction for quantum cellular automata". In: **IEEE TRANSACTIONS ON NANOTECHNOLOGY**, 3(4), pp. 443-450, 2004.

KONG, K., Lu, R., and Shang, Y. "An optimized majority logic synthesis methodology for quantum-dot cellular automata". In: **IEEE TRANSACTIONS ON NANOTECHNOLOGY**, 9(2), pp. 170-183, 2010.

MISHCHENKO, A.; Chatterjee, S.; Brayton, R.; Wang, X.; Kam, T. "Technology Mapping with Boolean Matching, Supergates and Choices". In: **ERL TECHNICAL REPORT**, [S.l.], <http://www.eecs.berkeley.edu/~alanmi/abc/abc.htm>, 2005.

GONÇALVES, S.; MARTINS, M.; COLVARA, M.; REIS, A.; RIBAS, R.; ROSA JR, L.; MARQUES, F. "Technology Mapping for QCA Devices". In: **XXVII SIMPÓSIO SUL DE MICROELETRÔNICA**, 2012.

MARTINS, M.G.A.; RIBAS, R.P.; REIS, A.I. "Functional Composition: A New Paradigm to Perform Logic Synthesis". In: **INTERNATIONAL SYMPOSIUM ON QUALITY ELETRONIC DESIGN**, 2011.